2010-06-21 18:31:18 記者 黃星善 報導
晶圓代工業者聯電(2303)執行長孫世偉於今(21)日表示，聯電將以自身在先進邏輯製程上的技術優勢，與日商Elpida、力成(6239)等兩大業者在3D IC領域上進行廣泛的技術合作，且預計會以TSV(Through-Silicon Via,直通矽晶穿孔)製程開發為核心，共同開發Logic+DRAM的3D IC完整解決方案。孫世偉也預期，強調多晶片堆疊又能符合耗電、成本與效能導入需求規範的3D IC，未來將會成為全面性的應用技術，陸續深入包括手機與PC等主流相關應用領域。
聯電副總經理暨先進技術開發處處長簡山傑表示，根據這次公司與日商Elpida、力成的三方規劃，未來3D IC相關技術研發初期都會在日本進行，且隨著CMOS製程微縮帶來的技術與成本上的挑戰，採用TSV製程技術的3D IC架構便成為摩爾定律之外的另一個新選擇；同時初步預期明年中時就會完成相關產品的試做，惟實際投產情況，以目前生產成熟度與客戶接受度等觀點來觀察，預期3D IC在2012年時即有機會導入量化生產。
孫世偉則指出，儘管距離3D IC產品量產還有一段時間，惟預期藉此一合作而掌握TSV製程技術的聯電，也可望在晶圓前段生產過程中得到更多新的商業合作機會，同時Elpida亦會參與相關產品的設計開發；同時三方在3D IC領域的合作，仍將專注於產品與製程技術開發的綜效上，因此儘管這次基於該項完整解決方案對客戶端的推廣，而由聯電方面出面主導發布，惟未來究竟會由誰執行量產，目前也還尚未討論。
此外，簡山傑也指出，在將TSV技術整合DRAM與邏輯技術後，預計其提供的效能已可滿足各項可攜式電子產品3C功能持續整合的發展趨勢，而這項合作亦能促進完整解決方案的開發，其中，包括Logic+DRAM介面設計、TSV結構、晶圓薄化、測試與晶片堆疊組裝等，換言之，這項技術將可增加成本競爭優勢，改善邏輯良率效應，並加快3D IC市場的發展進程。
然而，由於需要3D IC TSV解決方案來生產次世代產品的客戶，正面臨包括標準化、供應鏈基礎架構、設計解決方案、封裝測試整合以及成本問題等多項挑戰。因此，聯電指出，公司身為3D IC整合解決方案的晶圓製造廠，也冀望藉由這次三方合作能針對各種不同應用產品，共同為客戶的3D IC設計開發一個完整的TSV整合解決方案，並支援採用其他TSV方法的客戶，透過與現有封裝夥伴合作發展出適切的解決方案，以滿足下游客戶的需求。
除正式積極展開佈局的3D IC TSV完整解決方案外，在其他先進製程進度上，聯電在去年10月成功產出40奈米製程高效能產品後，在28奈米製程方面也頗有斬獲；該公司即預期包括後閘極(gate-last)高介電係數/金屬閘極(HK/MG)研發等，均預計在今年底前即可準備就緒，並進行客戶矽智財(IP)驗證。