2010-06-21 18:32:51 記者 楊喻斐 報導
爾必達、力成科技(6239)與聯電(2303)21日共同宣佈，三方由聯電執行長孫世偉、力成董事長蔡篤恭以及爾必達社長(土反)本幸雄出席簽約，這次合作針對包括28奈米先進製程，進行3D IC整合開發。這項技術將運用Elpida的DRAM(動態隨機存取記憶體)技術，力成科技封裝技術，以及聯電的先進邏輯技術優勢，共同開發Logic+DRAM的3D IC完整解決方案，最快可望於2012年開始量產。
在摩爾定律走向極緻之後，半導體製程近年來掀起3D IC風潮。爾必達社長指出，TSV技術將會是未來不可避免趨勢，這將是革命性的技術。他表示，爾必達在記憶體TSV技術領先同業，去年首度以TSV（Through-Silicon Via, 直通矽晶穿孔）技術為基礎，成功開發80億位元組的DRAM。
爾必達董事兼技術長安達隆郎也表示，這項技術最大的優勢是它可以在邏輯與DRAM元件間建立大量的I/O連結，這樣將可以大幅增加數據傳輸的速率並且減少功率消耗，使新型式的高效能元件能夠運作。
安達隆郎進一步指出，為了快速建立TSV技術，因此選擇專業邏輯晶圓專工夥伴聯華電子，未來TSV將整合爾必達本身DRAM技術，與聯華電子邏輯晶圓專工技術，包括提供先進微處理器等系統單晶片解決方案的經驗結合。
力成董事長蔡篤恭也認為，TSV技術已經是未來趨勢，因3D IC效能絕佳，又具有空間小、降低耗電等特性，客戶需求已經逐漸浮現，而這次跨領域合作首要就是要先將先把技術成熟建立起來，縮短開發時程，然後取得客戶認證採用，推出具有競爭力的製程，以搶先取得主導地位，這將會是一個相當重要的里程碑，不過TSV的技術是必須長遠發展，因此現階段要去預估營收等實質的效應還言之過早。
蔡篤恭也說，爾必達與力成從2004年以來就是策略友好夥伴，而雙方已經討論TSV技術已長達2年之久，其實要把不同功能的wafer放在一起很難，但是目前3D IC是符合SiP模組需求的最佳製程，市場潛力相當看好，未來不排除會有其他的業者加入，而接下來最重要的工作就是如何開發完成，即早推出市場。
力成科技資深副總兼研發技術長岩田隆夫表示，力成本身已經成功採用最薄到50微米的晶圓與優異的黏晶技術，能在一個商業化封裝內堆疊4、8個晶方(Nand Flash)，可應用在智慧型手機產品上，也正在開發16晶方及以上的堆疊封裝，維持低封裝組合。
同時自2007年起，力成科技也持續為邏輯客戶開發SiP（System in a Package, 系統級封裝），以打線接合（wire bonding）與表面黏著技術（Surface Mounted Technology, SMT）的方式組成包括WLCSP（Wafer Level Chip Scale Package, 晶圓級封裝）、Flip Chip（覆晶封裝）與被動元件等封裝方式，例如應用在可攜式行動元件上的系統模組。
聯電執行長孫世偉表示，未來TSV必須要前中後段製程來配合，研發之初會先以日本為主，至於後段的生產等要在哪裡還要在討論，降低成本也很重要，而現階段3D IC TSV技術應用的產品包括DRAM、CMOS Sensor、MEMS、功率放大器，未來甚至是Mobile DRAM、繪圖晶片都可以採用。
聯華電子副總暨先進技術開發處處長簡山傑表示，目前按照規劃進度來看，希望在明年中的時候，將TSV技術推出給第一個客戶使用，到了2012年，計畫採用28奈米製程的TSV可望開始量產，效應逐漸顯現。
註：TSV為直通矽晶穿孔(Through-Silicon Via)封裝技術；因為製程微縮和低介電值材料的限制，3D堆疊式封裝技術已被視為能否以較小尺寸來製造高效能晶片的關鍵，而TSV技術是透過以垂直導通來整合晶圓堆疊的方式，以達到晶片間的電氣互連。此一技術能夠以更低的成本有效提高系統的整合度與效能。