2025-08-27 18:42:01 周佩宇 發佈
神盾(6462)集團旗下乾瞻科技本週推出符合UCIe 3.0標準的64Gbps晶粒間互連PHY +控制器IP設計套件，鎖定3奈米(nm)製程的多晶粒應用，冀協助設計團隊加速系統整合與產品開發。

新方案符合最新UCIe 3.0規範，並向下相容既有標準，確保設計團隊能在既有架構上順利延伸。同時，該套件結合PHY +控制器完整設計套件，提供多晶粒互連所需的整合式解決方案。在協定支援方面，控制器能涵蓋AXI4、CXS.B、CXL、Streaming與PCIe等多種介面，滿足多樣化的應用需求。

該解決方案在效能上亦具備優勢，有更寬的眼圖（data eye）開口，在不依賴 FEC（前向錯誤修正機制）即可達成1E-27位元錯誤率（BER），並提供per-bit即時健康監控功能。此外，其功耗表現為0.2pJ/bit、領先業界，在兼顧高頻寬與高效能的同時，大幅降低耗能。產品設計亦兼具彈性，可同時支援先進封裝與有機基板兩種應用場景。

該套件的應用領域廣泛，特別適用於高效能運算（HPC）晶粒、xPU與AI晶粒、記憶體擴充晶粒，以及需要高繞線頻寬密度的多晶粒設計。同時，它亦能支援光學I/O晶粒，為新一代系統整合提供強大助力。

乾瞻同時為Samsung SAFE IP Program與Intel Foundry Accelerator IP Alliance的成員，長期專注於開發高效能、低延遲與低功耗的高速互連與記憶體介面IP。其產品廣泛應用於人工智慧（AI）、HPC、車用電子與高速光電通訊等領域。憑藉深厚的研發專業與持續創新，乾瞻致力於為全球客戶提供業界最先進的互連解決方案。