《半導體》創意推HBM2全方位解決方案
2017年06月19日 11:42
【時報記者施蒔穎台北報導】
客製化ASIC領導廠商創意(3443)推出第2代16奈米高頻寬記憶體(HBM)實體層(PHY)與控制器，採用已通過矽驗證的中介層設計與CoWoS封裝。創意表示，這個創新的超高容量記憶體解決方案正是為了滿足人工智慧(AI)、深度學習(DL)及各種高效能運算(HPC)應用與日俱增的需求。
創意表示，HBM2 PHY與控制器目前已為台積電(2330)16奈米製程技術裝置供貨，不久將推出台積電7奈米製程的HBM2實體層和控制器IP。
創意資深研發副總梁景哲表示：「在HBM研發上採用3D記憶體技術，相關的研發深度及衍生費用相當驚人，因此此次的發表別具意義，這是首次將最新HBM實體層/控制器IP整合到SoC，透過創意所設計的中介層來存取堆疊記憶體晶粒，然後以CoWoS 2.5D技術來完成封裝，預期高速且低功耗的256GB/s HBM IP將提供DRAM前所未有的效能，並提升高階運算工作的反應速度。」
高頻寬記憶體(HBM)是運用在3D堆疊DRAM的高效能記憶體介面，通常與高效能圖形加速器或網路裝置結合使用，在2013年由JEDEC 採用成為業界標準，而第2代HBM2也於2016年1月由JEDEC採用。
創意說明，HBM2是使用在SoC設計上的下一代記憶體協定，可達到2Gb/s單一針腳頻寬、最高1024支針腳(PIN)，總頻寬256GB/s，而1024針腳的HBM2 PHY是使用矽穿孔與8-Hi(8層)DDR晶片堆疊做連結，這樣的設計則需要採用台積電的先進2.5D封裝技術CoWoS，能將多個晶片整合到單一封裝內，進一步提高效能、降低功耗，達到更小尺寸。
創意總經理陳超乾表示：「這項任務極其複雜，需要團隊合作與技術能力，以克服高效能運算的挑戰，而這些挑戰正是未來許多創新發展的基石。」
(時報資訊)