微驅科技總經理吳金榮

本文作者微驅科技總經理吳金榮 1965年英特爾創辦人之一，戈登摩爾，在「電子」雜誌發表的文章中，預言半導體晶片整合的電晶體數量，每年將增加一倍。

1975年摩爾在IEEE大會發表一篇論文，根據當時的情況，將之前的預測，由每年增加一倍，修正為每兩年增加一倍，這就是半導體業界著名的「摩爾定律」。

55年來，半導體產業依循「摩爾定律」，性能以幾何級數般的快速發展，造就今日突飛猛進的高科技。

然而目前半導體製程推進到5奈米，已經離「物理極限」愈來愈近，「摩爾定律」的發展進程，恐離「盡頭」不遠。

為了增加半導體的性能，在製程技術尚未推進到一新節點時，透過先進封裝技術，將數種不同製程的「小晶片」(Chiplet)，「異質整合」在一起，提升晶片的效能，並且可降低成本。

不同用途的半導體元件，能夠使用的最先進半導體製程不盡相同。舉例而言，記憶體目前最先進製程為14奈米左右，而邏輯製程已推進到5奈米。

因此在SOC(系統單晶片)中，勉強將不同性能的元件整合在一起，不僅技術複雜，而且無法妥善利用晶片的空間及效能。

為了增加新性能，將新功能的模組勉強整合到晶片，將增加晶片的面積，這對先進製程而言，成本將不符經濟原則。在整合型的SOC中，某些模組並不需要最先進的製程，因此將不同性能的模組製成「小晶片」，然後透過先進的封裝技術將「小晶片」整合成系統晶片。

早在2012年，台積電就開始利用CoWoS (Chip on Wafer on Substrate)先進3D封裝技術，為客戶生產FPGA。2014年台積電與海思合作推出全球第一個使用CoWoS封裝技術，將3個16奈米晶片整合在一起，具網路功能的單晶片。

讓「小晶片」開始吸引大家目光的是AMD(超微)於2019年推出的Zen 2 (又稱Ryzen 3000)CPU。 Zen 2是使用3個「小晶片」封裝而成，其中2個7奈米製程的8核CPU，及1個14奈米製程的I/O(輸入/輸出)。

AMD從2019年起，全面採用「小晶片」架構技術，因此產品功能全面提升，獲得市場好評，銷售成績斐然。

除了AMD外，英特爾也積極發展「小晶片」技術，旗下的Altera的FPGA Stratix 10，是英特爾第一顆採用「小晶片」架構的IC。Stratix中心，是FPGA晶粒(Die)周圍有6個「小晶片」，以先進封裝異質整合而成。。

賽靈思的Virtex-7 2000T採用4個「小晶片」架構的設計。

人工智慧 (AI) 晶片需要高效能運算功能，並且需整合高頻寬記憶體，高速I/O、高速網路等模組，「小晶片」架構是最佳、最具經濟效益的設計。

微處理器(MPU)、圖形處理器(GPU)以及FPGA是「小晶片」目前最大的應用市場，以微處理器而言，使用「小晶片」架構的產值將由2019年的6.5億美元，成長到2024年的26億美元。

從整個半導體市場來看，使用「小晶片」架構的晶片產值，將由2019年的7.8億美元，成長到2024年的65億美元。

「小晶片」架構的IC，透過多顆「小晶片」提高每顆IC可容納電晶體的數量，並且可降低使用先進製程的成本。「小晶片」技術中，不可或缺的先進封裝技術，是將來半導體科技發展的重要項目。