愛普、力積電、華邦電啖新商機

• 2026.08.17 
 工商時報  

矽電容躍升AI先進封裝關鍵元件，華邦電等三台廠受惠，搶攻AI GPU、ASIC及先進封裝新商機。圖／本報資料照片


AI矽電容三大台廠布局與競爭優勢
人工智慧（AI）晶片運算效能持續提升，GPU功耗快速攀升，高頻、高電流供電需求增加，矽電容躍升AI先進封裝關鍵元件。台廠愛普*、力積電及華邦電分別掌握產品設計、深溝槽製程及堆疊式技術，搶攻AI GPU、ASIC及先進封裝新商機。
隨AI晶片功耗從數百瓦朝千瓦等級推進，加上HBM容量與運算密度提升，晶片瞬間電流變化更加劇烈，供電穩定度成為先進封裝重要課題。矽電容可部署於接近GPU、CPU及ASIC裸晶位置，降低高頻供電雜訊與電壓波動，隨CoWoS、Chiplet等架構升級，重要性同步提升。
法人分析，愛普*以自有產品切入，利用DRAM堆疊電容（DRAM Stacking Capacitor）技術開發S-SiCap，該公司長期累積的DRAM電容製程與設計能力，可支援Top-side、Land-side及emxbedded等不同封裝位置，鎖定AI GPU、ASIC與高效能運算平台。
力積電則以晶圓製造能力切入，採Deep Trench（深溝槽）技術，透過在矽晶圓向下蝕刻大量深槽，增加有效表面積與單位面積電容量。其最大優勢是已進入實際量產階段，並切入英特爾EMIB先進封裝供應鏈，相關產品2026年第二季開始量產，目前產能維持高檔，SiCap已由題材進入營收貢獻階段。
隨AI晶片與先進封裝對高密度電容需求增加，力積電既有成熟製程產線若能持續承接矽電容訂單，不僅有助提升產能利用率，也可改善產品組合，使成熟製程產能由傳統消費電子進一步轉向AI高附加價值應用。
華邦電採Stacking堆疊式技術，透過增加電容堆疊層數提高單位面積電容量，技術源自CUBE研發平台。因客戶對獨立矽電容需求增加，該公司將相關技術發展為獨立產品與晶圓代工服務。
在商業模式上，華邦電提供標準電容單元及製程設計套件（PDK），客戶可依電容量、耐壓及封裝面積需求，利用串聯、並聯完成客製化設計，主要終端應用與AI晶片、電源管理及先進封裝相關。後續高雄廠Module B亦規劃預留矽電容產能，為長期需求預作準備。