旺宏3D NAND Flash技術問世預計2014年量產2010/06/25-連于慧
旺宏總經理盧志遠(右)展示3DNANDFlash技術開發成果，左邊為奈米技術研發部經理呂涵廷。連于慧攝
半導體產業在摩爾定律法則面臨極限後，各領域和業者都開始思索替代技術，其中NAND Flash產業製程在進入20奈米製程之後，技術瓶頸越來越近，旺宏日前成功利用BE-SONOS技術研發出3D NAND Flash解決方案，未來將取代以Floating Gate技術為架構的NAND Flash記憶體，預計2014年可隨著產業成熟度逐漸步入量產，屆時旺宏在現存的NAND Flash產業4大天王中，可擠身成為第5小霸王。
摩爾定律橫行半導體產業超過40年，但近年來已開始出現撞牆期，各界開始尋求替代的技術解決方案，這樣的情況在NAND Flash產業最為積極，因為NAND Flash產業製程在所有半導體技術中，是跑在最前面的，甚至比邏輯製程、DRAM製程的演進速度都快，現在NAND Flash技術已經來到20奈米世代，而DRAM製程還停留在40和50奈米。

旺宏總經理盧志遠指出，目前的NAND Flash技術是採用2D的技術，平均每12~15個月週期，技術就會跨過1個世代，但2D技術預計在10奈米製程以下就會走不下去，因此旺宏開始積極研發3D NAND Flash解決方案。
盧志遠進一步解釋，有別於2D技術都是採用Floating Gate技術為架構，3D NAND Flash技術是利用旺宏現有的BE-SONOS(barrier engineering) charge-trapping技術，搭配三維垂直閘極 (3D Vertical Gate)記憶體單元結構，可提供3D NAND Flash在尺寸微縮和效能上大幅提昇。
旺宏這項研究貢獻，還因此獲得VLSI大會評選為2010年8篇重要焦點論文(Highlight Paper)之一，並受邀於VLSI大會中展現該項成果。未來3D NAND Flash解決方案的目標是每單位成本低於硬碟。
根據三維記憶體架構的原理，是在1層結構的記憶體單元上進行3D堆疊已形成元件，這也是NAND Flash未來邁向Tbit(Terabit)大容量的關鍵，而這項技術的優點是無需採用最先進的微影製程技術，意即可大幅降低生產成本。
目前三維記憶體技術除了垂直閘極VG(Vertical Gate)外，包括P-BiCS)Pipe-shaped Bit Cost Scalable)、TCAT(Terabit Cell Array Transistor)及VSAT(Vertical Stacked Array Transistor)等，這些技術業界都有在討論。
然而，在3D技術的記憶體結構下，鄰近記憶體單元間的相互干擾則成為潛在問題，特別是垂直方向的干擾，但弱勢三維記憶體若採用垂直閘極架構，不管是微縮能力、讀取電流或是相互干擾等問題上，都獲得改善。
旺宏指出，這項技術可將3D NAND Flash微縮至25奈米，且容量密度遠高於傳統的2D技術的NAND Flash，估計3D NAND Flash技術大量應用於產品且普及的時間點是2014年。
目前NAND Flash產業4大陣營林立，分別為三星電子(Samsung Electronics)、海力士(Hynix)、美光(Micron)／英特爾(Intel)、東芝(Toshiba)，旺宏期望藉由BE-SONOS和三維垂直閘極 (3D Vertical Gate)技術，正式從NOR Flash領域跨足NAND Flash領域，並成為NAND Flash產業4大天王中的另一個第5小霸王。