2026/05/28 22:28  
中國華為發表「韜（τ）定律」，宣稱預計2031年將透過這項技術實現1.4奈米等級的晶片。（路透）
〔財經頻道／綜合報導〕中國華為25日發表「韜（τ）定律」，預計2031年將透過這項技術實現1.4奈米等級的晶片，縮小與台積電的差距，遭到許多質疑。專家說，這項技術已研發10年之久，反駁華為聲稱透過「韜（τ）定律」技術，可趕上與台積電及英特爾的最新製造技術，並直言「韜（τ）定律」的研究報告似乎是用AI寫的，建議華為應該謙虛一點。
華為半導體業務部總裁何庭波25日在上海舉行的半導體研討會上發表名為「韜（τ）定律」的半導體發展新路徑，並表示透過這個技術開發AI晶片，到2031年將設計出電晶體密度達到1.4奈米製程同等水準的高階晶片。「韜（τ）定律」的重點在於縮短訊號和數據在晶片和運算系統中的傳輸時間。
科技媒體《Wccftech》報導，華為近日發布了「韜（τ）定律」技術，旨在實現與台積電和英特爾等領先晶片製造商的1.4奈米製程技術相近的電晶體密度。對此，半導體分析師卡特斯里 （Ian Cutress）認為，華為的聲明比較的是「晶片性能指標中不相關的部分」。
卡特斯在TechTechPotato播客節目中詳細討論華為的聲明，並補充說，華為關於其「韜（τ）定律」技術的研究報告似乎是用AI撰寫的。
卡特斯在分析華為最新公告時，首先談到了摩爾定律。他認為，由於美國制裁導致華為無法獲得最新的EUV曝光機，它被迫重新定義晶片性能參數，並無視摩爾定律。
他補充，根據「韜（τ）定律」，華為可以透過改進整個系統、晶片或其他組件來宣稱性能提升。因此，晶片中晶體管密度的增加並不重要。他認為，華為想表達的是，摩爾定律過於狹隘。
儘管卡特斯認為華為提出「韜（τ）定律」並非壞事，但如果他為華為提供諮詢，會建議華為「或許應該更謙虛一些」，因為這並非重新定義。
卡特斯展示了一張AMD 2021年的簡報幻燈片，並指出當時「晶片堆疊的概念才剛開始成為現實」。他補充，「這項技術已經研發了10年之久，英特爾先進封裝EMIB技術的最初構想和專利申請，我記得是在2008年。」
他強調，研發和商品化之間最大的問題在於如何實現量產。因為在實驗室裡做一次沒問題，但在工廠裡批量生產1000萬次就麻煩了。
卡特斯還反駁了華為聲稱透過「韜（τ）定律」技術，實現了與英特爾和台積電最新製造技術相當的晶體管密度。他解釋，在討論密度時，我們指的是單位面積內的晶體管數量，而不是單位體積內的晶體管數量。這就是我們所說的密度。這是一個從晶片製造之初就存在的指標，因為我們製造的幾乎所有晶片都是單晶片。
他解釋，「所以，如果你說的是每毫米電晶體數，你指的是建築平面圖還是所用矽片的數量？我在X平台提出的思想實驗是，如果你建造一棟平房，也就是一層樓的房子，有3間臥室，那就意味著每戶有3個臥室。如果你現在在上面加蓋一層，再加三間臥室，那麼密度增加了嗎？」
他直言，在城市規劃領域答案是肯定的，在建築業答案是否定的。他表示，華為的做法相當於城市規劃，而其他企業則遵循的是建築施工方法。
卡特斯也將注意力轉移到了華為關於「韜（τ）定律」擴展的研究論文上，閱讀引言後認為，由於論文中存在「短暫的句子」等特徵，它很可能是AI撰寫的。雖然他承認AI可能在翻譯過程中發揮了作用，但這類翻譯也往往伴隨著語言錯誤。他認為，這篇論文中使用了大量AI軟體常用的詞彙。