功耗升 矽電容躍AI封裝關鍵元件

• 2026.08.17 
 
• 03:00 
 
• 工商時報  李娟萍

• 矽電容
• AI封裝
• 先進封裝
• 高頻響應
• 低ESL

已將目前網頁的網址複製到您的剪貼簿！
AI晶片效能快速提升，「如何穩定供電」成為先進封裝的新挑戰。隨GPU、ASIC功耗朝千瓦等級邁進，HBM容量與晶片運算密度同步提高，瞬間電流變化更加劇烈，帶動矽電容（Silicon Capacitor，SiCap）需求升溫。
矽電容利用半導體製程直接在矽基板形成電容結構，較傳統積層陶瓷電容（MLCC），具有低等效串聯電感（ESL）、低等效串聯電阻（ESR）、高頻響應佳及超薄化等特性，最大優勢是能更靠近GPU、CPU或ASIC裸晶配置。
業者指出，高效能AI晶片在瞬間提高運算負載時，電流需求可能快速變化，若供電系統反應速度不足，容易產生電壓下降及雜訊，影響晶片運作穩定性。電容距離晶片愈近，電源傳輸路徑愈短，愈能快速提供瞬間所需電流，矽電容在高階AI封裝的重要性，隨功耗提升而增加。
業者指出，傳統MLCC具成本、供應鏈與大量生產優勢，仍適合主板等較外圍位置，矽電容因厚度較薄、電容量精準及高頻特性佳，較適合放置於封裝基板、晶片下方或其他靠近裸晶的位置。
目前矽電容製程主要可分為Stacking與Deep Trench等技術路線。Stacking透過增加垂直堆疊層數提高電容量，概念類似向上增加樓層。Deep Trench則向矽晶圓內部蝕刻深槽，大幅增加有效表面積。
隨CoWoS-L、CoWoS-R、EMIB及Chiplet等先進封裝架構持續發展，封裝內同時整合GPU、ASIC、HBM及各類高速I／O元件，可供電源元件使用的空間有限，也推升超薄、高密度電容需求。產業界預期，AI晶片功耗上升只是第一波動能，後續包括AI伺服器、網路交換器、高效能運算及Edge AI，都可能擴大矽電容使用量。