工研院3DIC實驗室啟用
2010-07-01 工商時報 【記者楊玟欣／台北報導】
工研院啟用三維積體電路實驗室，公布研發的十二吋晶圓，柔軟並比頭髮還細，揭示台灣積體電路晶片技術，由平面進入立體堆疊及異質整合的新里程碑。圖/羅浚濱
工研院昨日成立「三維立體積體電路(3DIC)」研發實驗室，意謂台灣積體電路晶片技術將由平面進入「立體堆疊」及「異質整合」的里程碑。工研院指出，這是亞洲首座擁有完整12吋3DIC核心製程－矽基板穿孔（Through-Silicon Via,TSV）的實驗室，將是台灣半導體產業下一個10年的致勝關鍵。
工研院電光所所長詹益仁指出，以半導體產業平均每10年就面臨新技術瓶頸的趨勢來看，晶片系統（SoC）發展即將面臨新瓶頸，而3DIC技術是目前唯一看到，能有效增加產品效能、減低功耗、降低成本、縮小體積及整合異質IC的未來主流技術，更是SoC的新出路。
詹益仁進一步指出，12吋的3DIC研發實驗室設備開發，能快速銜接半導體產業製程設備，整合產業往高價值的3DIC關鍵技術移動，開拓在無線通訊、高速運算、高記憶容量、感測及生醫等各種主流技全新應用，為台灣建立全新3DIC晶圓級構裝產業，帶動半導體產業技術的另一波浪潮。
工研院指出，3DIC研發實驗室採用最先進蝕刻系統進行矽基板穿孔製程，已建置完成蝕刻開孔深寬比高達10：1的蝕刻系統，遠超過一般半導體設備4：1的蝕刻能力，可縮小互連元件所需的晶片面積，此外，晶片堆疊技術可達到間距20um晶片堆疊，大幅提升矽基板穿孔（TSV）接點密度與整合後的可靠性。
工研院表示，3DIC研發實驗室在晶圓薄化製程方面也有突破，將多層（4~10層）薄化晶片堆疊後，最終3DIC封裝厚度小於1mm，可小於傳統單一晶片的封裝厚度。
工研院指出，預計在4年內投入新台幣16億元，包括建立最先進三維積體電路實驗室，及籌組150位人員的研發團隊，進行設計、製程，以及封裝技術的整合研發。