2026-08-07 13:59:06 數位內容中心 發佈
8月6日在美國聖克拉拉舉行的記憶體與儲存技術大會（FMS）上，NEO Semiconductor創辦人許富菖發表了名為X‑SRAM的記憶體架構與NEO.AI平台，宣稱能把晶片內建快取密度從約200–400MB提升到1–2GB，並將高頻寬記憶體存取能耗降低約50%–80%<1><2>。這番宣示立刻在會場引發討論，也讓市場開始質疑以HBM與先進封裝為主的擴產路徑是否會面臨結構性改變。問題回到一個簡單的事實判斷：一項能提高晶片內快取密度的技術，能否在短期內改變已建立多年的資料中心記憶體採購習慣與供應商資本支出節奏？
NEO把X‑SRAM定位為解決「AI Memory Wall」的一條路徑：隨著生成式AI與大型模型擴張，晶片內SRAM在先進製程微縮上的空間逐漸有限，若能在單晶片內集成更多快取，就能減少對外掛高頻寬記憶體（HBM）頻繁存取的需求，並顯著節省能耗<2><1>。產業代表施振榮也在會中表示看好此類創新可能帶來的改變<2>。但從會場口號走向大規模商用，中間仍有明確的阻礙。
首先，關鍵是在於系統設計端的接受度。現有的大型加速器與訓練平台（如NVIDIA、Google、華為等）多年來以HBM為記憶體階層的核心，系統開發團隊已建立起針對介面穩定性、延遲與一致性的嚴格驗證流程。把HBM替換或大幅減少，並不是單純把記憶體元件換成新製程，而是牽涉到整套記憶體層級管理、軟體棧與硬體驗證。以產業慣例估算，從首次design‑in到量產出貨通常需要數季到一年以上；因此即便X‑SRAM在邊緣AI或特定NPU能較快取得設計案，其在超大規模訓練平台上的替代速度也將被拉長，短期內難以造成HBM需求的急速下滑。
其次，生態系的成熟度仍是門檻：製程可靠性、良率、供應鏈是否能配合新材料與製程，這些都決定技術能否從示範樣品轉為大量交付。NEO在會場的展示吸引關注，卻還未等同於交付能力的驗證。若無法快速證明可複製的量產與長期供貨保證，採購方在議價與合約上仍會傾向既有的供應商。
與此同時，記憶體產業並未把所有賭注押在單一路徑。FMS上三星展示名為zHBM的堆疊封裝技術，主攻需在終端裝置儲存大型AI模型的邊緣AI市場；SK海力士與閃迪（SanDisk）則共同發布名為HBF的高頻寬快閃記憶體標準，試圖在伺服器端填補HBM與SSD之間的層級<3>。換言之，產業正沿著兩條主路並行：一條在晶片內儲存層級尋求能效改善，另一條透過封裝與介面標準提升系統層級的頻寬與容量。
這種分化有一個直接後果：即便X‑SRAM能在某些市場切片取得設計採用，短期內對HBM與高階NAND的整體需求不會立即消失。多家記憶體供應商在過去數月均指出市場需求仍遠高於供給，且預估記憶體吃緊情況將延續到明年甚至更久。以美光為例，公司在六月披露的資料顯示資料中心對高效能記憶體的需求尚未放緩，供需失衡使廠商依舊透過長期合約與擴產策略回應<4>。
更迫切影響市場的是供應端已鎖定的資本承諾。三星、SK海力士等大廠近期的資本支出與新廠投產時程已把先進封裝、HBM與高階NAND納入長期布局，有些投資規模達到100兆韓元等級，這種程度的資本動作不是短時間可改寫的。當廠方已為既定產能與客戶合約投入大量資本，其在議價與交付上的優勢並不會因展會上一項新技術的出現而消失。換句話說，新技術必須同時證明能替代廠商的交付能力與長期供貨保證，才能真正改變訂單流向。
最後，需求端的資本支出節奏將決定哪條路徑能獲得更多市場機會。雲端與超大規模資料中心的下單節奏直接影響高階記憶體的短期需求。如果主要雲端服務商（CSP）在下半年持續補庫存並維持新平台下單，那麼HBM與高階NAND的需求缺口短期內難以填平；反之，若CSP決定大幅下修CAPEX，或把投資重心從大型訓練平台轉向更節能或邊緣化的部署，那麼設計團隊更有誘因投入時間與成本採用能顯著提高晶片內快取的方案，NEO這類技術的市場影響力也會放大。
結論：NEO在FMS展出的X‑SRAM提出了一條可能性很高但非立即生效的替代路徑。短期內要顛覆HBM的地位看來不太現實，原因在於記憶體層級的決策權掌握在有長期驗證要求的加速器與資料中心設計團隊手中，供應商已作出的資本承諾與合約也讓現有供給端保持議價力；唯有當設計生態願意為新架構承擔驗證成本、供應端能證明長期交付能力，並且雲端客戶顯著改變CAPEX與工作負載配置時，X‑SRAM才可能從技術突破走向改變需求結構的市場規模<1><3><4>。在那之前，業界更可能看到的是多種方案並存、各取所需的分層市場結構，而非單一路徑的快速取代。
新聞來源<1> NEO發表AI記憶體新技術　施振榮：帶來半導體新可能
<2> 施振榮看好NEO Semiconductor推動AI記憶體創新
<3> zHBM顛覆傳統封裝架構 三星發表新AI記憶體技術
<4> 記憶體缺貨 燒到2027後