【時報-台北電】英特爾為了在半導體市場重拾競爭力，近日在年度IEEE國際電子元件會議（IEDM）上發表多項新一代電晶體微縮技術突破，其中最大亮點，是晶片背部供電及直接背部接觸的3D堆疊互補金屬氧化物半導體（CMOS）電晶體，有助英特爾朝4年5節點的目標邁進。　隨著電腦運算需求急速擴大，英特爾近年不斷設法延續摩爾定律，並訂下4年5節點的計畫，宣稱未來新晶片設計的規格單位將不再侷限於奈米，而是進入埃米時代（Angstrom Era）。　英特爾先前已宣布明年推出的20埃米（20A）節點將運用新一代RibbonFET技術，這次在IEEE國際電子元件會議上又發表更新技術，那就是晶片背部供電及直接背部接觸的3D堆疊CMOS電晶體。　英特爾在會中展示，這項創新技術能在小至60奈米的微縮閘極間距垂直堆疊互補場效電晶體（CFET），大幅提升空間效率。　英特爾表示，晶片背部供電及直接背部接觸的3D堆疊CMOS電晶體能將處理器電力互連元件移至晶片背面，換言之晶片正面能容納更多資料傳輸元件，況且電力互連元件的體積也能擴大，相對減少電阻。　事實上，英特爾早在兩年前就為3D堆疊CMOS電晶體申請專利，但在今年5月ITF World大會上才首度公開3D堆疊電晶體研發計畫。英特爾近日公布的製程技術藍圖一再強調電晶體微縮技術創新，其中PowerVia晶片背面供電技術已經預定明年量產。(新聞來源 : 工商時報一陳穎芃／綜合外電報導)